This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

COMPOUND SEMICONDUCTOR LAMINATION BODY			
Patent Number: Publication date: Inventor(s): Applicant(s): Requested Patent:	JP2210816 1990-08-22 SHIKIYOU NOBUAKI FUJITSU LTD		
Equivalents.			
	Abstract		
gallium arsenide an interposing a specific constant as the corsemiconductor layer CONSTITUTION: Of Ge1-xSnx, mixed a semiconductor layer changed by changes selected that the critic with the crystal latter dislocation is not conducted and the compound	n a compound semiconductor layer whose crystal lattice constant is larger than and the like, on a silicon substrate of large area, with excellent crystallizability, by fied compound semiconductor layer having almost the same crystal lattice impound semiconductor layer between the silicon substrate and the compound sericon a silicon substrate 1, a second compound semiconductor layer 2 composed of crystal of germanium and tin, is formed as a buffer layer, and thereon a compound crystal of germanium and tin, is formed as a buffer layer, and thereon a compound are 3 is formed. The crystal lattice constant of Ge1-xSnx can be continuously in the mixed crystal ratio (x). As a result, when the mixed crystal ratio (x) is so ing the mixed crystal ratio (x). As a result, when the mixed crystal ratio (x) is so ing the mixed crystal ratio (x) as a result, when the mixed crystal ratio (x) is so ing the mixed crystal ratio (x) as a result, when the mixed crystal ratio (x) is so ing the mixed crystal ratio (x). As a result, when the mixed crystal ratio (x) is so ing the mixed crystal ratio (x) as a result, when the mixed crystal ratio (x) is so ing the mixed crystal ratio (x). As a result, when the mixed crystal ratio (x) is so ing the mixed crystal ratio (x) as a result, when the mixed crystal ratio (x) is so ing the mixed crystal ratio (x) as a result, when the mixed crystal ratio (x) is so ing the mixed crystal ratio (x) as a result, when the mixed crystal ratio (x) is so ing the mixed crystal ratio (x) as a result, when the mixed crystal ratio (x) is so ing the mixed crystal ratio (x) as a result, when the silicon crystal ratio (x) is so ing the mixed crystal ratio (x) as a result, when the silicon crystal ratio (x) as a result, when the silicon crystal ratio (x) as a result, when the silicon crystal ratio (x) as a result, when the silicon crystal ratio (x) as a result, when the silicon crystal ratio (x) as a result, when the silicon crystal ratio (x) as a result, when the silicon crystal ratio (x) as a result, when the si		

Data supplied from the esp@cenet database - I2

⑩日本国特許庁(JP)

① 特許出願公開

⑩公開特許公報(A)

平2-210816

@Int. Cl. 5

. 識別記号

庁内整理番号

❸公開 平成2年(1990)8月22日

21/20 H 01 L 29/267 7739-5F 7739-5F 8526-5F

未請求 請求項の数 1 (全5頁) 審査請求

❷発明の名称

化合物半導体積層体

平1-29697 ②特

平1(1989)2月10日 ②出

明

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

富士通株式会社 の出 頣

神奈川県川崎市中原区上小田中1015番地

弁理士 寒川 AH.

1. 発明の名称

化合物半導体積層体

2. 特許請求の範囲

シリコン基板(1)上に化合物半導体層(8) を有する化合物半導体租賃体において、

前記シリコン基板(1)と前記化合物半導体層 (8) との間に、前記化合物半導体層 (3) の結 品格子定数とおいむね関一の結晶格子定数を有す るゲルマニウムと傷との世品器(2)が介在され

ことを特徴とする化合物半導体積層体。

3. 発明の詳細な説明

【极要】.

結晶性が良好な大面積の化合物半導体積層体に 関し、

ガリウムヒ衆、ゲルマニウムより結晶格子定数 の大きな化合物半導体層を、大面積のシリコン基 板上に結晶性が良好となるように形成可能とする ことを目的とし、

コン基板上に化合物半導体層を有する化合 物半導体積層体において、前記のシリコン基板と 前記の化合物半導体層との間に、前記の化合物率 源体層の結晶格子定数とおゝむね岡一の結晶格子 定数を有するゲルマニウムと錦との湿晶脂が介在 されてなる化合物半導体積層体をもって構成され

(産業上の利用分野)

本発明は、化合物半導体積層体の改良、特に、 結晶性が良好な大面積の化合物半導体積層体の改 良に関する。

(従来の技術)

化合物半導体を用いた電子デバイスは、現在多 用されているシリコン半導体を用いた電子デバイ スよりも高速に信号処理をすることができる特徴 を有している。しかし、化合物半導体には、ガリ ウム、インジュウム等の親少な金属が使用される ため、価格が高く、また、シリコン基板のような 大面積の基板を製造することは困難であった。

近年、大面積の化合物半導体基板を製造する研 究が確々なされた結果、最近になって、気相成基 法 (CVD法)、分子線結晶成長法 (MBE法) 等の結晶成長法を使用してシリコン基仮上に化合。 物半導体層を結晶成長させ、大面積の化合物半導 **体基板を製造することが可能になってきた。しか** し、結晶成長した化合物半導体層には多くの転位 等の欠陥が合まれ、表面モホロジーが悪くて表面 に凹凸が形成されるため、この化合物半導体層上 に高泉積度をもって電子デバイスを形成すること は、現状では不可能である。このように、表面モ ホロジーが悪くなる主な原因は、シリコンの結晶 格子定数と化合物半導体、例えばガリウムヒ素の 結晶格子定数との間には約4%の相違があり、ま た、熱膨張係敷も2倍と大きく相違するためと考 えられる。そこで、この問題を解決するために、 シリコン基板とガリウムヒ素層との間にガリウム ヒ素と結晶格子定数が殆ど等しく、また、熱脳保 係数も関等であるゲルマニウムの層を介在させ、

(課題を解決するための手段)

上記の目的は、シリコン基板(1)上に化合物 半導体層(3)を有する化合物半導体積層体に合物 いて、前記のシリコン基板(1)と前記の化合物 半導体層(3)との間に、前記の化合物半導体層 (3)の結晶格子定数とおいむ和同一の結晶格(2) を放き有するゲルマニウムと傷との混晶層(2) を介在させてなん合物半導体積層体に結晶格子 放が、シリコンの結晶格子定数からの記の化合物 半導体層(3)の結晶格子定数まで、次第に変化 させてある積層構成(2・21)としてもよい。

(作用)

第1図参照

シリコン基板とガリウムヒ素層との間に格子不整 合により発生する転位を吸収させる方法が開発された。

(免明が解決しようとする課題)

ところが、化合物半導体層がガリウムヒ素よりも結晶格子定数が大きいインジュウムガリウムヒ素、インジュウムリン、インジュウムヒ素、インジュウムアンチモン等である場合には、ゲルマニウム層をバッファ層として介在させても、シリコン拡張と化合物半導体層との格子不整合を緩和することができず、界面に発生した転位が化合物半導体層表面にまで達して、デバイスを形成したときの電気的特性を着しく低下させる。

本発明の目的は、ガリウムヒ素、ゲルマニウム より結晶格子定数の大きな化合物単導体層を、大 面積のシリコン基板上に結晶性が良好となるよう に形成可能とすることにある。

Sn。は、その混晶比束の値を変えることにより、結晶格子定数を 5.64613人から 6.48920人まで連続的に変えることができる。 Gei--- Sn。よりなる第2の化合物半導体層 2 の結晶格子定数が、その上に形成される化合物半導体層 3 の結晶格子定数と一致するように混晶比束を選定すれば、 Gei--- Sn。よりなる第2の化合物半導体層 2 と化合物半導体層 3 との界間 5 には転位は発生しない。一方、シリコン基板 1 と Gei--- Sn。よりなる第2 の化合物半導体層 2 との結晶格子定数は不整合となるので、その界面 4 には結晶格子定数の不整合とよる転位が多数発生するが、

Ge... Sn. よりなる第2の化合物半導体層2の膜厚を十分厚く形成すれば、Ge... Sn. よりなる第2の化合物半導体層2の表面5に達する転位の数を十分核少させることができる。この結果、化合物半導体層3の表面に達する転位は、シリコン器板1とGe... Sn. よりなる第2の化合物半導体層2との界面4に発生した転位のうちの低く一部だけとなる。

特開平2-210816(3)

第 1 表

各物質の格子定数

	指子定數
シリコン	5.43095
ゲルマニウム	5.64613
G	6.48920
ガリウムヒ素	5.6588
インジェカムヒ素	6:0584
インジェウムアンチモン	6.4794
インジュカムリン	5.8686
ガリウムアンチモン	6.0959

このように、Gei=Sn=よりなる化合物半 導体層2は、第1表に示すインジュウムヒ素、インジュウムアンチモン、インジュウムリン、がリウムヒ素との間の格子定数を有するインジュウム はかり ウムヒ素等のがリウムより大きい格子定数 と有する化合物半導体層を収長させるときのパッファ層として両者の界面 5 に新たに転位等の欠陥

第1册

第2图参照

シリコン芸板 1上に、G e e. va S n e. saよりなる化合物半部体間 2 と 1 n e. sa G a e. av A a 層 3 と 1 n P 層 6 とを形成したものであり、その製造方法を以下に説明する。

 が発生するのを防ぐとともに、シリコン基板1と 第2の化合物半導体層2との界面4に発生した転位が化合物半導体層3の表面に達する。を抑制するので、化合物半導体層3の表面を建する。と抑制するので、化合物半導体層3の表面モネロジーは極めて平坦となり、そこに形成されるデバイスの電気的特性は良好となる。

なお、シリコン基板1と化合物半導体層3との間に少なくとも2層の化合物半導体層を介在させ、その格子定数をシリコン基板1の格子定数から化合物半導体層3の格子定数はで次第に変化させれば、各界面の格子不整合は線小され、各界面に発生する転位が減少して、化合物半導体層3の裏面モホロジーはさらに平坦となる。

(実施例)

以下、図面を参照しつい、本発明の二つの実施 例に係る化合物半導体積層体について説明する。

第2月

第3团参照

シリコン基板 1 上にMOCV D 法を使用して

なお、上記実施例では、いずれもMOCVD法によるGeSn層の成長は 300~550 での温度にて行う。 300でより低いと成長層が形成できず550 でより高くなるとSnの落発が起こり良好な結晶が得られない。

2 、 3 、 6 、 21 · · · 化合物半導体層、 4 、 5 、 7 、 8 、 9 · · · 身面。

代理人 弁理士 寒川雄一

(発明の効果)

以上段明せるとおり、本発明に係る化合物半導体損傷体においては、シリコン基板と化合 半導体層との間に、化合物半導体層の結晶格子定数とおりにおりにの結晶格子定数を有する第2の化合物半導体層を介在させてなることにより、シリコン基板と化合物半導体層との格子不整合を観知し、転位の免生を低減することができるので、ガリウムに合物半導体層を大面積のシリコン基板上に結晶性が良好となるように形成することができる。


4. 図面の簡単な説明


第1回は、本発明に係る化合物半導体積層体の原 理説明図である。

第2回は、本発明の第1実施例に係る化合物半導 体積層体の説明図である。


第3回は、本発明の第2実施例に係る化合物半導 体積層体の説明図である。

1・・・シリコン基収、





化合物半導体積層体 第 2 図



化合物半導体積層体

第 3 図